和ChatGPT聊聊天，就可解决CPU开发进程中的一大难题？
纽约大学（NYU）研讨人员完成了一件看似不可能的作业：
无需专业的硬件描绘言语（HDL） ，仅靠说人话就能规划芯片！
在ChatGPT的协助下，他们不只规划出CPU上的一个组件，乃至还经过了有效性验证环节。
这个组件主要担任创造出一种根据八位累加器的微处理器架构的逻辑。而累加器本质上是寄存器（存储器），是专门存放算术或逻辑运算的一个操作数和存储运算成果的。而这是CPU运作中不可或缺的一部分。
所以，还有什么是大言语模型不能做的？
有网友表明：
芯片规划的部分流程完成自动化无疑是个好消息。
也有网友体现出对在芯片规划中运用AI编写HDL的担忧：
ChatGPT对芯片规划干了啥？
通常，规划和制作芯片的进程中会阅历几个阶段。
其中一个阶段是用硬件描绘言语（HDL） （例如Verilog）描绘芯片内不同部件的实践几许形状、密度和全体布局。
在此前，作为一个极端专业化和杂乱的领域，HDL编写一向是一项相对稀有且非常难以把握的作业。
研讨团队成员之一、也是研讨助理教授的Hammond Pearce博士更是以为：
硬件描绘言语的最大应战便是没有多少人知道怎么编写它们，很难成为这方面的专家。
这也就意味着，即使是最好的工程师也仍是常常需要用这种言语做一些琐碎的作业。
而ChatGPT作为一种模式识别器，能够在各种类型的言语中转换自若，这就能够协助工程师们跳过HDL阶段。
△运用 LLM 创立 IC（集成电路）的规划流程。
在这项研讨中，研讨人员分别运用LLM对八个具有代表性的硬件规划示例进行了研讨。工程师与LLM之间实时来回交互，将纯英文文本逐渐转化为Verilog（HDL）的等效代码。
其中一位硬件工程师与LLMs一同规划了一种新颖的根据八位累加器的微处理器体系结构。他们将这些基准测验和处理器发送到Skywater 130纳米Shuttle进行流片（tapeout）。
这个进程中，研讨人员评价了ChatGPT-4、ChatGPT-3.5、Bard、HuggingChat四个不同LLM创立硬件规划的Verilog能力：
此外，研讨人员还针对8位移位寄存器进行了基准测验。告诉大模型正在测验为一个「测验名称」创立一个Verilog模型。然后供给标准阐明，界说输入和输出端口以及其他所需的详细信息。最后询问他该怎么编写一个满足这些标准的规划。
△8位移位寄存器的规划提示
下面是不同大模型给出的规划方案：
△左图是ChatGPT-4的八位移位寄存器规划，右图是ChatGPT-3.5
△左图是Bard（第4行的「赤色」输入过宽），右图是HuggingChat（切断，格式化）
如上图所示，虽然ChatGPT都能够满足标准要求并开端进行规划流程，但Bard和HuggingChat都未能满足标准要求的初始标准。
研讨人员又根据Bard和HuggingChat的初始提示，让它们重新生成了五次回答，但两者仍是都失利了。Bard一向无法满足给定的规划标准要求，而HuggingChat的Verilog输出在模块界说之后就不符合语法标准。
鉴于Bard和HuggingChat在初始的应战基准测验中体现不佳，研讨人员决议后续完好测验仅对ChatGPT-4和ChatGPT-3.5进行。
与此同时，顺便让大模型进行了Testbench（测验台）的规划：
你能为这个规划编写一个Verilog测验台吗？测验台应该具备自检功能，而且能够与iverilog一同用于仿真和验证。假如测验用例失利，测验台应该能够供给满足的信息，以便找到并解决过错。
最终成果表明ChatGPT-4的体现较为出色。大多数基准测验都经过了，而且大部分只需要东西反馈即可。
与创立可运行规划比较，ChatGPT-4在创立可运行的测验台上遇到了更多困难，往往仍是需要人类的反馈定见。
而与ChatGPT-4比较，ChatGPT-3.5的体现显着较差，大多数基准测验都失利了，而那些经过测验台的对话大多数也不符合标准。与ChatGPT-4比较，ChatGPT-3.5每次对话和基准测验之间会出现各种各样的问题，在规划和测验台方面需要更频繁地进行修正。
ChatGPT是芯片规划中的“力量倍增器”
随着大言语模型（LLM）的继续发展，未来从构想到功能规划，LLM或许都能够轻松完成。
△研讨人员用ChatGPT-4规划的根据累加器的数据通路（图是人绘制的），操控信号用虚线表明
研讨人员以为：
虽然咱们强调了模型的单步性能（即一步完成规划），但对于硬件使用来说，让它们以“一同规划师”的身份加入，可能会体现得更好。
当与经验丰富的工程师协同作业时，它们能够成为一种“力量倍增器”。工程师能够根据模型供给的“初版规划方案”，进行微谐和快速迭代。
Hammond Pearce博士说道：
这项研讨成果是咱们以为首次彻底由人工智能生成的硬件描绘言语（HDL）转化为物理芯片的事例。
一些人工智能模型，比如OpenAI的ChatGPT和谷歌的Bard，能够生成不同编程言语的软件代码，但它们在硬件规划领域的使用尚未被广泛研讨。
而这项研讨表明，人工智能在硬件制作方面也具有潜力，尤其是在对话式使用中，经过反复交流能够完善规划。
而且，这样一来HDL编写进程中人为引起的过错就会削减，从而可缩短规划时刻和上市时刻，也可允许更多创造性的规划。
不知一些HDL工程专家听到这儿是否会略感严重。
研讨人员以为假如这个进程能够完成自动化，不只能够加速现在的作业速度，还能够减轻人为瓶颈。
可是，彻底依靠类似于ChatGPT这种大模型或许依赖电力运行的软件机器也存在必定的风险。用于芯片规划的LLM在练习阶段也存在难解的黑盒子等一系列问题。
对此，你有什么看法？
参考链接：
[1]arxiv.org/abs/2305.13…
[2]www.tomshardware.com/news/conver…
—完—
